千亿美金的半导体设备赛道， 即将迎来上行周期

半导体产业链概览

半导体产业链可按照主要生产过程进行划分，整体可分为上游半导体支撑产业、 中游晶圆制造产业、 下游半导体应用产业： 上游半导体材料、设备产业为中游晶圆制造产业提供必要的原材料与生产设备； 中游半导体制造产业负责生产出半导体产品，WSTS将其分类为分立器件、集成电路、传感器和光电子器件，其中集成电路 是最主要的产品，其2022年销售额达到4799.88亿美元，占全球半导体总销售额的82.74%。集成电路（IC，芯片）又可以 进一步分为模拟芯片、逻辑芯片、存储芯片和微处理器。


(相关资料图)

半导体行业周期性明显：技术和宏观环境驱动10年长周期，资本开支驱动3-4年短周期

半导体行业周期性十分明显，基本呈现10年一个长周期，3-4年一个短周期： 长周期上看，全球半导体市场呈现 10 年左右的周期性波动特征。在长跨度时间周期上，全球半导体年度销售额历史增速呈 现出大约每 10 年一个“M”形的波动特征。

资本开支驱动3-4年短周期：将资本支出同比增速曲线按照极大值点进行划分，可以观察到每个极大值时点的间隔长短不一， 平均而言大约在 3~4 年左右。按此周期看，2024年全球半导体行业资本开支有望修复。

半导体设备为行业基石，与行业资本开支情况密切相关，技术节点向前带动设备投资量增加

一般而言，晶圆厂的资本开支中，20%-30%用于厂房建设，70%-80%用于设备投资。根据中微公司，国际最先进的芯 片生产线需求百亿美元投资，其中约70%用于购买设备，涉及十大类设备，170多种细分设备，需要的设备数量总共超 3000台。根据SEMI，前道设备投资量占总设备投资量的约80%，前道的晶圆制造设备可以分为刻蚀、沉积、光刻、检测、 离子掺杂等品类，其中，刻蚀设备、薄膜沉积设备和光刻机是占比最高的三类设备，根据Gartner统计，全球刻蚀设备、 薄膜沉积设备和光刻机分别占晶圆制造设备价值量的22%，22%和17%。 相同产能下，集成电路设备投资量随制程节点先进程度提升而大幅增长。摩尔定律提出晶体管数量每隔 18 至 24 个月翻倍， 技术节点的进步也带动了单位产能对应的设备资本开支，比如5nm节点下每万片产能对应的设备投资大概是30亿美元，超 14nm节点下同产能设备投资量的两倍，大概是28nm节点下同产能设备投资量的4倍。

国际限制下，国产替代是必经之路，国内晶圆厂逆势扩产，将拉动国内半导体设备需求

全球半导体设备销售额从2012年的369.2亿美元增长至2022年的1076.5亿美元，10年CAGR达到11.29%，其中，中国大 陆的半导体设备销售额从2012年的24.9亿美元增长至2022年的282.7亿美元，10年CAGR为27.5%，远超全球增速。 2022年，全球半导体设备销售额1076.5亿美元，同比2021年的1026.4亿美元增长5%，2022年中国大陆连续第三年成为 全球最大的半导体设备市场，2022年中国大陆的设备投资同比放缓5%，为283亿美元。中国台湾地区是第二大设备支出地 区，2022年增长8%，达到268亿美元，实现连续四年增长。韩国的设备销售额下降了14%，为215亿美元。欧洲的年度半 导体设备投资激增93%，北美增长了38%。世界其他地区和日本的销售额分别同比增长34%和7%。 我国的半导体设备进口依赖很严重：从2021年中国晶圆厂设备采购额看，国内自给率仅为11%。国内晶圆厂逆全球半导体 资本开支下行趋势而动，积极扩产，叠加国际限制因素，国产设备需求有望大幅增加。

典型CMOS器件生产流程及 所需设备如何？

集成电路制造工艺总述

完整的硅基cmos集成电路工艺流程包括数百至上千个工艺步骤，这类由单台设备或者单个反应腔室即可完成的工艺步骤称为单 项工艺，如光刻、刻蚀、薄膜沉积等。在制造实践中，为了技术和管理上的便利性，将可以集合成由特定功能工艺模块的一组 单项工艺称为模块工艺。更进一步，可以将这些工艺模块集合归类为前段工艺（FEOL）、中段工艺（MOL）和后段工艺 （BEOL），这三段工艺属于前道制造流程，完整的半导体制造流程还包括后道封测。

前段工艺（Frontend of Line，FEOL）：形成芯片底层晶 体管等有源MOS器件的过程，主要包括浅槽隔离、源漏极、 栅极等。 中段工艺（Middle of Line，MOL）：中段工艺主要作用是 连接前段器件与后段第一层金属，主要壁垒在于对接触孔钨 栓塞的刻蚀和沉积。制程发展到45nm/28nm以后，为了提 高晶体管的性能，采用高介电常数栅介质及金属栅极工艺， 在晶体管源漏结构制备完成后增加替代栅工艺及局部互连工 艺，这些工艺位于前段工艺和后段工艺之间，均为传统工艺 中没有采用的工艺，因此成为中段工艺。 后段工艺（Back end of Line，BEOL）：形成能将电信号 传输到各个器件的互连线，主要包括金属间介质层沉积、金 属线条形成、引出焊盘（Pad，又称衬垫）等工艺。通孔 （Via）是相邻两层金属互连线之间的连接通路，位于两层 金属中间的介质层中，一般用铜等金属填充。

典型纳米级COMS工艺器件的前道工艺流程

1、衬底制备：器件是在衬底上制造的，这是COMS工艺流程的第一步。一般选择P型裸片材料作为衬底。

2、有源区（Active Area）工艺：通过刻蚀去掉非有源区的区域的硅衬底而保留器件的有源区。 具体步骤：（1）清洗；（2）生长前置氧化层：利用炉管热氧化生长一层SiO2薄膜，目的是缓解后续沉积Si3N4层对衬底的应力； （3）利用LPCVD沉积Si3N4层，这层是有源区（AA）刻蚀的硬掩模版和后续STI（Shallow Trench Isolation，浅槽隔离） CMP的停止层、也是场区离子注入的阻挡层；（4）利用PECVD沉积 SiON 层，作为光刻的底部抗反射层；（5）AA光刻处理、 测量AA光刻的关键尺寸、测量AA套刻、检查显影曝光后的图形；（6）AA硬膜版刻蚀；（7）去胶；（8）AA干法刻蚀形成 AA图形和STI；（9）测量AA刻蚀关键尺寸；（10）检查刻蚀后的图形。

3、STI隔离工艺：利用氧化硅填充沟槽，在器件有源区之间嵌入很厚的氧化物，从而形成器件之间的隔离，利用STI隔离工艺 可以改善寄生场效应晶体管和闩锁效应。 具体步骤：（1）清洗；（2）STI热氧化：利用炉管热氧化生成二氧化硅薄膜，该层二氧化硅薄膜可以保护硅衬底；（3）利用 HDPCVD沉积厚的SiO2层（HDPCVD台阶覆盖率非常好，可以有效填充STI的空隙）；（4）RTA快速热退火，修复 HDPCVD对衬底硅的损伤；（5）AR（Active Area Reverse）光刻处理；（6）测量AR套刻、检查显影后曝光的图形；（7） AR刻蚀：干法刻蚀去除大块AA区域的氧化硅，刻蚀停留在Si3N4层；（8）去胶；STI CMP；（9）清洗；（10）湿法刻蚀去 除Si3N4层，刻蚀停在氧化硅上；（11）湿法刻蚀去除前置氧化层。

4、双阱工艺：目的是形成PN结隔离，使器件形成电性隔离，优化晶体管的电学特性。 具体步骤：（1）清洗；（2）炉管热氧化生长牺牲层氧化硅，可以隔离光刻胶和硅衬底，消除Si3N4对有源区表面的影响；（3） NW光刻处理、测量NW套刻、检查显影后曝光的图形；（4）NW离子注入；（5）去胶；（）PW光刻；测量NW套刻、检查 显影后曝光的图形；（7）PW离子注入；（8）去胶；（9）NW和PW阱离子注入退火，修复离子注入对硅衬底造成的损伤， 同时降低杂质的扩散；（10）湿法刻蚀去除牺牲层氧化硅。

5、栅氧化工艺：通过热氧化形成高质量的栅氧化层 具体步骤：（1）清洗；（2）炉管热氧化生长厚的 SiO2氧化层；（3）厚栅氧光刻处理；（4）测量厚栅 氧光刻套刻、检查显影后曝光的图形；（5）湿法刻 蚀去除低压器件区域氧化层；（6）去胶、清洗； （7）利用炉管热氧化生长薄栅氧化层。 在45nm以下的技术节点中，为了有效降低器件漏电 流，高介电材料被引入替代二氧化硅材料，高k介质 薄膜一般由ALD沉积。

6、多晶硅栅工艺：指形成MOS器件的多晶硅栅极， 栅极的作用是控制器件的关闭或者导通。 具体步骤：（1）LPCVD沉积多晶硅（沉积的多晶 硅是未经掺杂的，它是通过后续的源漏离子注入进行 掺杂，可以更容易控制器件的阈值电压）；（2） PECVD沉积SiON作为光刻的底部抗反射层；（3） 栅光刻处理；测量栅极光刻关键尺寸、光刻套刻、检 查显影后曝光的图形；（4）栅刻蚀：去除没有光刻 胶覆盖的多晶硅形成器件的栅极，分两步刻蚀：1、 利用CF4和CHF3去除SiON；2、利用Cl2和HBr刻蚀多 晶硅；（5）去胶；（6）去除SiON。 45nm及以下的工艺节点中，为避免硅栅耗尽效应， 使用金属栅替代多晶硅，金属栅的沉积要使用ALD。

半导体突破是当前发展之重， 前道设备是半导体生产之重

22年全球薄膜沉积设备市场达到229亿美元，制程升级/多层趋势+新兴工艺驱动市场增长

薄膜沉积作用是在芯片纳米级结构中逐层堆叠薄膜形成电路结构， 薄膜包括半导体、介质、金属/金属化合物三大类，不同薄 膜沉积时反应的原理不同，因此薄膜沉积设备的技术原理也不同，沉积过程需要物理（ PVD）、化学（ CVD）、原子层沉 积（ ALD）等设备相互补充。CVD覆盖了前道制造过程中的大部分沉积工艺，因此市场规模最高。薄膜沉积工艺的不断发展，形成了较为固定的工艺流程， 同时也根据不同的需求演化出了PECVD、溅射PVD、ALD、LPCVD等不同的设备用于晶圆制造的不同工艺。其中， PECVD是薄膜设备中占比最高的设备类型。 根据中微公司，2022年全球薄膜设备总市场已经达到229亿美元，其中，PECVD、溅射PVD、炉管CVD、 ALD、LPCVD、 单晶外延EPI、镀铜ECD和MOCVD市场规模分别为65、48、31、30、22、16、10、5亿美元。

22年全球薄膜沉积设备市场约230亿美元，干法刻蚀中CCP和ICP平分超95%的市场份额

集成电路器件微观结构的形成离不开精准的刻蚀，刻蚀是用化学或物理方法有选择地在硅片表面去除不需要的材料的过程，是 与光刻相联系的图形化处理的一种主要工艺，是半导体制造工艺的关键步骤。 集成电路制造工艺中干法刻蚀是主流：刻蚀分为湿法刻蚀和干法刻蚀。早期普遍采用湿法刻蚀，但是其在线宽控制和刻蚀方向 性上存在诸多局限，3μm之后的制程多使用干法刻蚀，湿法刻蚀仅用于某些特殊材料层的去除和残留物的清洗。 在干法刻蚀中，ICP和CCP占据近乎全部市场份额：传统的硅和金属的刻蚀偏向使用较低离子能量的刻蚀设备，如ICP刻蚀设 备；而电介质刻蚀偏向使用较高离子能量的刻蚀设备，如CCP刻蚀设备，随着工艺要求的专门化、精细化，刻蚀设备的多样 化以及新材料的应用，上述分类的方法已经变得模糊。根据中微公司援引Gartner数据，2022年全球干法刻蚀设备市场规模大 概为230亿美元，其中，ICP和CCP分别占据47.90%和47.50%的市场份额。

全球光刻机市场被ASML、 Nikon 和Canon垄断，而ASML几乎垄断高端光刻机市场

目前全球光刻机市场基本由ASML（荷兰）、Nikon（日本）和Canon（日本）三家包揽，其中高端光刻机更是由ASML垄 断，ASML是全球唯一一家具备EUV设备生产能力的光刻机厂商。Canon主要提供低端光刻机产品。2022年三者的集成电路 用光刻机出货量达到551台，较21年的478台增加73台，涨幅15%；从EUV、ArFi、ArF三个高端机型的出货来看，2022年 共出货157台，较2021年的152台增长3.3%，其中ASML出货149台，较2021年增加4台，占据95%市场份额；Nikon出货8 台，占据剩余5%的市场份额。

涂胶显影是光刻环节的关键设备，东京电子垄断近90%份额

光刻工艺的核心环节是：涂胶、光刻、显影。需要用到两种工艺设备：轨道和光刻机，通常，涂胶机和显影机集成在一起， 俗称轨道（Track），早期的集成电路工艺和较低端的半导体工艺中，此类设备往往单独使用（Off Line），随着集成电路 制造工艺自动化程度的不断提高，在200mm及以上的大型生产线上，此类设备通常将轨道（Track）与光刻机联机作业（In Line）。

掺杂改变半导体材料的物理性质，分为扩散（Diffusion）和离子注入（Implant）两种形式

掺杂工艺在半导体工艺中十分重要，因为它可以改变半导体的电导率、载流子类型和浓度、能带结构等电学性质，从而实现不 同的功能和性能，比如向硅材料中掺杂五价元素磷或者砷就可以得到n型半导体，掺杂三价元素硼就可以得到P型半导体。半 导体的导电性能可控就是通过掺杂来实现的。

热处理包括氧化、扩散、退火

由于离子注入采用高速轰击的工作方式，不可避免地会在注入区域形成局部损伤和畸形团，这会对半导体结构的电特性参数造 成不良影响。另外，在离子注入时，大多数注入的离子并不处于掺杂工艺所期望的置换位置（期望离子替代的晶格位置），需 要在特定的温度和气氛环境下（真空或氮、氩等高淳气体环境），对离子注入后的圆片进行适当时间的退火处理，激活被注入 的离子，恢复迁移率等及其他材料参数，并部分或全部地消除圆片中的损伤。

全球及国内市场基本由AMAT和日本荏原垄断，国产厂商中华海清科位于领先地位

化学机械抛光（Chemical Mechanical Polishing，CMP）又称为化学机械平坦化, 其是集成电路制造过程中的关键工艺。 如果将芯片制造过程比作建造高层楼房，每搭建一层楼都需要让楼层足够平坦齐整，才能在其上方继续搭建另一层，否则楼 面就会高低不平，影响整体性能和可靠性。

日系厂商占据我国清洗设备市场较高份额

根据Gatner数据，2021年全球半导体清洗设备市 场规模达到39.18亿美金，2021年我国半导体清洗 设备市场规模为15亿美金，占全球规模的39.28%。 长期以来，海外巨头垄断着清洗设备领域，迪恩士 （SCREEN）、TEL、LAM与细美事（SEMES， 三星子公司）四家公司市占率合计高达90%以上， 其中迪恩士（SCREEN）一家市占率就高达50% 以上，寡头垄断格局十分明显。

检测/量测贯穿集成电路制造始终，采用光学检测技术原理的检测&量测设备占多数

随着技术的进步发展，集成电路前道制程的步骤越来越多，工艺也更加复杂。28nm工艺节点的工艺步骤有数百道工序，由 于采用多层套刻技术，14nm及以下节点工艺步骤增加至近千道工序。根据YOLE的统计，工艺节点每缩减一代，工艺中产生 的致命缺陷数量会增加50%，因此每一道工序的良品率都要保持在非常高的水平才能保证最终的良品率。当工序超过500道 时，只有保证每一道工序的良品率都超过99.99%，最终的良品率方可超过95%；当单道工序的良品率下降至99.98%时，最 终的总良品率会下降至约90%，因此，制造过程中对工艺窗口的挑战要求几乎“零缺陷”。检测和量测环节贯穿制造全过程， 是保证芯片生产良品率非常关键的环节。

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）

关键词：